• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eswird ein Verfahren zur Herstellung eines Trenchtransistors angegeben,mit den folgenden Verfahrensschritten:Schritt (a): Rückbildender ersten Schicht (DOX) im oberen Trenchbereich (30o), wobei dieFüllung(40) als Maske dient und die Rückbildungder ersten Schicht (DOX) im unteren Trenchbereich (30u) verhindert,so dass diese dort erhalten bleibt; und Schritt (b): Rückbildendes Halbleitermaterials (20) an den Trenchseitenwänden (30w)im oberen Trenchbereich (30o), wobei die erste Schicht (DOX) als Maskedient und die Rückbildungdes Halbleitermaterials (20) im unteren Trenchbereich (30u) im Wesentlichenvollständigverhindert; Schritt (c): Ausbilden eines neuen Halbleitermaterials(20n) mit defindierter Dotierung (p) an den rückgebildeten Trenchseitenwänden (30w)im Bereich des oberen Trenchbereichs (30o), so dass ein Kanalbereich(K) mit definerter Dotierung (p) im Halbleitermaterial (20) gebildetwird, wobei die erste Schicht (DOX) als Maske dient, so dass dasneue Halbleitermaterial (20n) mit definierter Dotierung (p) an denrückgebildetenTrenchseitenwänden (30w)im oberen Trenchbereich (30o) oder auf der Füllung (40) aufgebracht wird.
    公开号:DE102004024661A1
    申请号:DE102004024661
    申请日:2004-05-18
    公开日:2005-12-15
    发明作者:Oliver HÄBERLEN；Franz Hirler；Martin Pölzl
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-336
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zur Herstellung eines Trenchtransistors.
    [0002] Für den Einsatzin DC/DC-Wandlern werden Leistungstransistoren mit niedrigem Einschaltwiderstand Ron und niedriger Gate-Drain-Kapazität CGD gefordert. Zum Verringern der Gate-Drain-Kapazität CGD kann die Gateelektrode G durch eine FeldelektrodeF auf Sourcepotenzial oder einem anderen definierten Potenzial undeine Gateelektrode G' mitsehr kleinem Überlappbereichzum Drainbereich ersetzt werden.
    [0003] Beidieser Anordnung muss die Lage der Unterkante U der GateelektrodeG' sehr genau aufdie Lage des Body-Epi-pn-Übergangesangepasst werden. Bei zu tiefer Lage der Unterkante U wird der Gate-Drain-Überlappund damit CGD untolerierbar groß, wohingegenbei zu hoher bzw. flacher Lage der Unterkante U der Kanal nur nochbei VG > Vth bzw. überhauptnicht mehr ausgebildet wird, so dass Ron insbesondere beiniedrigen VG erhöht ist.
    [0004] DerErfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellungeines Trenchtransistors bereitzustellen, bei dem die erwähnten Nachteiledes Standes der Technik nicht auftreten.
    [0005] DieAufgabe wird gelöstdurch ein Verfahren mit den Merkmalen des unabhängigen Anspruchs 1. VorteilhafteWeiterbildungen werden in den Unteransprüchen angegeben.
    [0006] DieErfindung stellt ein Verfahren zur Herstellung eines Trenchtransistorsbereit, bei welchem in einem Halbleitermaterial mit einem Halbleiteroberflächenbereichwenigstens ein Trench ausgebildet wird, wobei die Trenchseitenwände undder Trenchbodenbereich jeweils mit einer ersten Schicht eines erstenIsolationsmaterials abgedeckt oder ausgekleidet werden, bei welchemin dem mit der ersten Schicht ausgekleideten Trench eine Füllung miteinem Füllmaterialausgebildet wird, die den mit der ersten Schicht ausgekleidetenTrench nur teilweise auffülltund so einen oberen Trenchbereich und einen unteren Trenchbereichdefiniert, wobei im oberen Trenchbereich die Trenchseitenwände undim unteren Trenchbereich die Trenchseitenwände und der Trenchbodenbereichmit der ersten Schicht ausgekleidet sind und der untere Trenchbereichmit der Füllung gefüllt ist.Das Verfahren umfasst dabei die folgenden Verfahrensschritte: – Verfahrenschritt(a): Rückbildender ersten Schicht im oberen Trenchbereich, wobei die Füllung alsMaske dient und die Rückbildungder ersten Schicht im unteren Trenchbereich verhindert, so dassdiese dort erhalten bleibt. – Verfahrensschritt(b): Rückbildendes Halbleitermaterials an den Trenchseitenwänden im oberen Trenchbereich,wobei die erste Schicht als Maske dient und die Rückbildungdes Halbleitermaterials im unteren Trenchbereich im Wesentlichenvollständigverhindert. – Verfahrenschritt(c): Ausbildeneines neuen Halbleitermaterials mit definierter Dotierung an denrückgebildetenTrenchseitenwändenim Bereich des oberen Trenchbereichs,so dass ein Kanalbereich mit definierter Dotierung im Halbleitermaterialgebildet wird, wobei die erste Schicht als Maske dient, so dassdas neue Halbleitermaterial mit definierter Dotierung an den rückgebildetenTrenchseitenwändenim oberen Trenchbereich oder auf der Füllung aufgebracht wird. Dasneue Halbleitermaterial mit definierter Dotierung wird bevorzugtnur an den rückgebildetenTrenchseitenwändenim oberen Trenchbereich und/oder auf der Füllung, bzw. der Polysilizium-Elektrodeaufgebracht.
    [0007] EinAspekt der Erfindung ist somit die Definition des oberen Trenchbereichsund des unteren Trenchbereichs durch die Füllung, die im Verfahrensschritt(a) als Maske dient. Somit wird im Verfahrensschritt (a) die ersteSchicht im unteren Trenchbereich nicht zurückgebildet, sondern nur imoberen Trenchbereich. Ein weiterer Aspekt der Erfindung ist dasRückbildendes Halbleitermaterials an den Trenchseitenwänden im oberen Trenchbereichund das anschließendeAusbilden eines neuen Halbleitermaterials mit definierter Dotierungan den rückgebildetenTrenchseitenwändenim Verfahrensschritt (c). Der Verfahrensschritt (c) stellt im Wesentlichendie ursprünglicheForm des Halbleitermaterials vor dem Verfahrensschritt (b) wiederher, wobei jedoch neues Halbleitermaterial definierter Dotierungan vordefinierten Stellen ausgebildet wird, insbesondere an Stellen,an denen zuvor im Verfahrensschritt (b) Halbleitermaterial entferntwurde. Ein Teil des neuen Halbleitermaterials mit definierter Dotierung bildeteinen Kanalbereich des Trenchtransistors. In anderen Worten kann durchdas Ausbilden des neuen Halbleitermaterials mit definierter Dotierungder Kanalbereich bzw. Kanal des Trenchtransistors in besonders vorteilhafterWeise gebildet werden. Dies erfolgt z. B. so, dass sich ein besondersgeringer Einschaltwiderstand Ron durch dielokale Dotierungsanpassung ergibt.
    [0008] Vorteilhaftist es, wenn der Kanalbereich (K) in einem Abstand HS vom Trenchbodenbereichausgebildet wird und wenn danach in einem Verfahrensschritt (d)die erste Schicht rückgebildetwird, wobei die Füllung alsMaske dient, so dass die erste Schicht nur entlang der Trenchseitenwände undin Richtung des Trenchbodenbereichs derart rückgebildet wird, dass die ersteSchicht den Trench an den Trenchseitenwänden nur mehr bis zu einerHöhe auskleidet,die in etwa gleich dem Abstand HS des Kanalbereichs vom Trenchbodenbereich ist.Im Verfahrensschritt (d) wird also eine Art Feinjustage durchgeführt, durchdie sichergestellt wird, dass ein Bodenbereich des Kanalbereichsauf der gleichen Höheliegt, wie die Oberflächeder ersten Schicht. Vom Trenchbodenbereich aus gemessen hat dieerste Schicht an den Trenchseitenwänden also eine Höhe HS, die gleichdem Abstand des Kanalbereichs bzw. des Bodenbereichs des Kanalbereichsvom Trenchbodenbereich ist.
    [0009] Vorteilhaftist es weiterhin, wenn das Halbleitermaterial im Verfahrensschritt(b) an den Trenchseitenwändenim oberen Trenchbereich in Richtung zum Trenchbodenbereich bis etwazum Abstand HS vom Trenchbodenbereich rückgebildet wird, und so derAbstand HS des Kanalbereichs vom Trenchbodenbereich definiert wird.
    [0010] Ineiner vorteilhaften Weiterbildung der Erfindung wird das Halbleitermaterialim Verfahrensschritt (b) um eine bestimmte Tiefe, d. h. um einebestimmte Menge pro Flächeneinheit,rückgebildet,und die Rückbildungder ersten Schicht im Verfahrensschritt (d) erfolgt in Abhängigkeitder bestimmten Tiefe des Verfahrensschritts (b). Das heißt, es werdenbestimmte Parameter des Verfahrensschritts (b) ausgewertet, um diefür den Verfahrensschritt(d) nötigenParameter zu bestimmen.
    [0011] Vorteilhaftist es weiterhin, wenn das Halbleitermaterial im Verfahrensschritt(b) an den Trenchseitenwändenim oberen Trenchbereich in Richtung zum Trenchbodenbereich gegenüber derOberflächeder ersten Schicht um einen Abstand HO rückgebildet wird und wenn dieerste Schicht im Verfahrensschritt um etwa den gleichen AbstandHO rückgebildetwird.
    [0012] Vorteilhaftist es außerdem,wenn im Verfahrensschritt (c) das neue Halbleitermaterial mit definierter Dotierungso ausgebildet wird, dass dieses im Wesentlichen das im Verfahrensschritt(b) rückgebildeteHalbleitermaterial ersetzt. Das heißt, die Form des Halbleitermaterialsist nach dem Verfahrensschritt (c) im Wesentlichen gleich der Formdes Halbleitermaterials vor dem Verfahrensschritt (b). Es kann aberauch nur an den TrenchseitenwändenHalbleitermaterial mit definierter Dotierung ausgebildet werden.
    [0013] Esist auch möglich,dass im Verfahrensschritt (b) auch die Füllung rückgebildet wird. Somit kannauf eine Maske verzichtet werden, und im Verfahrensschritt (b) kanndie Rückbildungdes Halbleitermaterials bzw. der Füllung beispielsweise durcheinen einfachen Ätzvorgangerfolgen.
    [0014] Esist auch möglich,dass im Verfahrensschritt (c) das neue Halbleitermaterial mit definierterDotierung auch auf der rückgebildetenFüllungausgebildet wird. Das heißt,es wird beispielsweise keine Maske oder dergleichen benötigt.
    [0015] Vorteilhafterweisewird in dem Halbleitermaterial vor der Ausbildung des wenigstenseinen Trenches eine definierte Dotierung mittels Implantation ausgebildet,insbesondere füreinen Bodybereich, der den Durchbruch pinnt. Hierdurch ergibt sichder Vorteil, dass keine Seitenwandimplantation erfolgt.
    [0016] Vorteilhaftist es, wenn die erste Schicht eine Dickoxidschicht ist, insbesondereaus Siliziumdioxid, die vor dem Verfahrensschritt (a) und nach demAusbilden des Trenches konform auf dem Halbleiteroberflächenbereichan den Trenchseitenwändenund auf dem Trenchbodenbereich insbesondere mittels Abscheiden, CVD,PVD, Sputtern, Aufwachsen und/oder Umwandeln eines bestehenden Materialbereichsausgebildet wird.
    [0017] Ineiner vorteilhaften Weiterbildung der Erfindung wird die Füllung gebildetdurch: Ausbilden einer Füllschichtdie den mit der ersten Schicht ausgekleideten Trench ausfüllt und/oderdie mit der ersten Schicht abgedeckte Halbleiteroberfläche, undRückbildender Füllschichtderart, dass die Füllschichtauf der mit der ersten Schicht abgedeckten Halbleiteroberfläche vollständig entferntwird und der mit der ersten Schicht ausgekleidete Trench nur teilweisegefülltbleibt.
    [0018] Vorteilhafterweiseerfolgt das Rückbildenim Verfahrensschritt (a), im Verfahrensschritt (b) und im Verfahrensschritt(d) mittels Ätzen.Das Ätzenerfolgt isotrop beispielsweise nasschemisch oder mittels Plasma. DasRückätzen wirdbeispielsweise übereine Fixzeit gesteuert. Beispielsweise sind ca. 35 Sekunden zum Rückätzen um150 nm notwendig.
    [0019] Vorteilhaftist es auch, wenn das neue Halbleitermaterial mit definierter Dotierungim Verfahrensschritt (c) mittels Epitaxie ausgebildet wird. DieSteuerung der Schichtstärkebeim Aufbringen des neuen Halbleitermaterials erfolgt beispielsweisemittels einer vorher festgelegten Fixzeit oder anhand der Schichtdicke.Dies ist möglich,da die Streuung bei der Ausbildung des neuen Halbleitermaterialsmittels Epitaxie vernachlässigbar kleinist.
    [0020] Vorteilhafterweisewird nach dem Verfahrensschritt (d) an den Trenchseitenwänden imoberen Trenchbereich auf der ersten Schicht und/oder entlang derfreiliegenden Flächender Fullung eine Isolationschicht ausgebildet, insbesondere durch: – konformesAbscheiden einer Isolationsschicht eines Isolationsmaterials über derHalbleiteroberfläche,an den Trenchseitenwändenim oberen Trenchbereich auf der ersten Schicht und entlang der freiliegenden Flächen derFüllungund – Rückätzen derIsolationsschicht auf der Halbleiteroberfläche.
    [0021] Nachdem Ausbilden der Isolationsschicht wird vorteilhafterweise eineweitere Füllungausgebildet, insbesondere aus einem Halbleitermaterial, welche weitereFüllungden oberen Trenchbereich im Wesentlichen ausfüllt, insbesondere zum Ausbildeneiner Gateelektrode des Trenchtransistors. Das heißt, derobere Trenchbereich wird mit einem Halbleitermaterial, beispielsweisePolysilizium, im Wesentlichen vollständig ausgefüllt und so die Gateelektrodedes Trenchtransistors gebildet.
    [0022] Esist außerdemvon Vorteil, wenn im Halbleitermaterial ein vom Oberflächenbereichin das Halbleitermaterial hineinragender Dotierungsbereich ausgebildetwird, insbesondere durch Implantation mit einer zweiten definiertenDotierung, insbesondere zum Ausbilden oder zum Anschluss eines Sourcebereichs.Das heißt, eswird z. B. ein hoch dotierter Bereich im Oberflächenbereich des Halbleitermaterialsausgebildet, zum Anschluss der Source des Trenchtransistors.
    [0023] Weiterhinist es vorteilhaft, wenn im Halbleitermaterial ein von der Unterseitedes Halbleitermaterials in das Halbleitermaterial hineinragenderweiterer Dotierungsbereich mit einer dritten definierten Dotierungausgebildet wird, insbesondere zum Ausbilden oder zum Anschlusseines Drainbereichs des Trenchtransistors. Das heißt, dasHalbleitermaterial wird von der Unterseite her hoch dotiert, wasfür denAnschluss des Drains des Trenchtransistors vorteilhaft ist.
    [0024] Außerdem istes von Vorteil, wenn der Trenchtransistor als ein p-Kanaltransistorausgebildet wird und im Verfahrensschritt (c) Siliziumgermaniumbzw. Siliziumgermanum-Mischkristallals Halbleitermaterial mit definierter Dotierung verwendet wird.Ein Siliziumgermanium-Mischkristall ist ein Siliziumkristall mitGermaniumbeimischung.
    [0025] Weiterhinist es vorteilhaft, wenn der Trenchtransistor als ein p-Kanaltransistorausgebildet wird und im Verfahrensschritt (c) verspanntes Siliziumals Halbleitermaterial mit definierter Dotierung verwendet wird. Beiverspanntem Silizium sind die Bindungslängen beeinflusst, so dass sichein anderes Stressverhalten ergibt. Dabei ergibt sich eine richtungsabhängige erhöhte Leitfähigkeitdes verspannten Siliziums gegenüber nichtverspanntem Silizium.
    [0026] Ineiner bevorzugten Ausführungsformder Erfindung wird die Füllungals Feldelektrode, die erste Schicht als Feldplatte, die weitereFüllungals Gateelektrode und/oder die Iso lationsschicht als Gateoxidschicht desTrenchtransistors ausgebildet.
    [0027] Weiterhinist es vorteilhaft, dass durch den Kanalbereich die Einsatzspannungdes Trenchtransistors unabhängigvon der Durchbruchspannung eingestellt wird, insbesondere in selbstjustierterArt und Weise. Das heißt,durch den Kanalbereich als epitaktisch aufgewachsenes Kanalgebietkann die Einsatzspannung des Trenchtransistors unabhängig vonder Durchbruchspannung eingestellt werden. Bei der Durchbruchspannung erfolgtein Drain-Source-Avalanchedurchbruch zwischen zwei nebeneinanderliegenden Trenchtransistoren.
    [0028] DieErfindung und insbesondere bestimmte Merkmale, Aspekte und Vorteileder Erfindung werden anhand der folgenden detaillierten Beschreibungin Verbindung mit den beigefügtenZeichnungen verdeutlicht.
    [0029] 1 bis 13 zeigenin geschnittener Seitenansicht Zwischenstufen, die bei einer Ausführungsformdes erfindungsgemäßen Verfahrenserreicht werden, und
    [0030] 14 zeigteinen mit dem erfindungsgemäßen Herstellungsverfahrenerzeugten Trenchtransistor.
    [0031] 14 zeigteinen Trenchtransistor 1 bzw. einen Feldplattentrenchtransistormit einer Feldelektrode F, die aus einer Füllung 40 gebildetwird. Der Trenchtransistor 1 ist in einem Halbleitermaterial 20 ausgebildet undweist ferner eine Gateelektrode G auf, die aus einer weiteren Füllung 50 gebildetist. Die Feldelektrode F besteht aus einem ersten Feldelektrodenteil 40o undeinem zweiten Feldelektrodenteil 40n bzw. einem aufgewachsenenFeldelektrodenteil.
    [0032] DieFeldelektrode F ist von der Gateelektrode G und dem Halbleitermaterial 20 vollständig isoliert.Die Isolation gegenüberder Gateelektrode G wird durch eine Gateoxidschicht GOX erreichtund die Isolation gegenüberdem Halbleitermaterial 20 im Wesentlichen durch eine DickoxidschichtDOX, die die Feldplatte FOX des Trenchtransistors bildet.
    [0033] DerTrenchtransistor 1 ist mit einem Trench 30 bzw.Graben mit Trenchseitenwänden 30w undeinem Trenchbodenbereich 30b ausgebildet.
    [0034] DerTrenchtransistor 1 weist ferner außerhalb des Trenches 30 einenKanal K bzw. Kanalbereich auf, der aus aufgewachsenem Halbleitermaterial 20n gebildetwird. Die in Richtung der Unterseite U des Halbleitermaterials 20 sicherstreckende Seitenfläche 20u desaufgewachsenen Halbleitermaterials 20n bzw. des KanalbereichsK hat dabei einen Abstand HS vom Trenchbodenbereich 30b desTrenches 30 des Trenchtransistors 1.
    [0035] Wie 14 zeigt,ist ein unterer Trenchbereich 30u von der DickoxidschichtDOX ausgekleidet. Der mit der Dickoxidschicht DOX ausgekleideteuntere Trenchbereich 30u ist mit der Feldelektrode F bzw.der Füllung 40 ausgefüllt. Anden Trenchseitenwänden 30w reichtdie Dickoxidschicht DOX vom Trenchbodenbereich 30b ausgemessen, bis zu einer HöheHS, die etwa gleich dem Abstand des Kanals K vom Trenchbodenbereich 30b ist.
    [0036] Ineinem Dotierungsbereich 60, der in einem Bereich des Halbleitermaterials 20 liegt,der an den Oberflächenbereich 20a desHalbleitermaterials 20 angrenzt, ist das Halbleitermaterial 20 n++-dotiert.
    [0037] Fernerist im Halbleitermaterial 20 in einem an die HalbleiterunterseiteU angrenzenden Bereich ein weiterer Dotierungsbereich 70 miteiner n+-Dotierung ausgebildet. Der weitereDotierungsbereich 70 kann beispielsweise vorteilhaft alsDrain D oder zum Anschluss des Drains D des Trenchtransistors 1 verwendetwerden. Der Dotierungsbereich 60 mit der n++-Dotierungkann beispielsweise als Source S oder für den Anschluss der SourceS des Trenchtransistors 1 verwendet werden.
    [0038] Unterhalbdes Dotierungsbereichs 60 vom Oberflächenbereich 20a desHalbleitermaterials 20 aus betrachtet, grenzt ein dritterDotierungsbereich 80 an, in dem das Halbleitermaterial 20 p+-dotiert ist. Vom Oberflächenbereich 20a ausgesehen, liegt unter dem dritten Dotierungsbereich 80 einvierter Dotierungsbereich 90, in dem das Halbleitermaterial 20 n+-dotiertist. Eine vom Oberflächenbereich 20a ausbetrachtet untere Fläche 80u desDotierungsbereichs 80 hat einen Abstand 81 vomOberflächenbereich 20a bzw.der Oberfläche desHalbleitermaterials 20. Das heißt, der dritte Dotierungsbereich 80 reichtbis zum Abstand 81 in das Halbleitermaterial 20 hinein,gemessen vom Oberflächenbereich 20a aus.Wichtig ist in diesem Zusammenhang, dass die untere Fläche 80u desdritten Dotierungsbereichs 80 vom Oberflächenbereich 20a ausgemessen stetsoberhalb der nach unten weisenden Seitenfläche 20u des aufgewachsenenHalbleitermaterials 20n liegt. Das heißt, ein Abstand H-80 der unterenFläche 80u desdritten Dotierungsbereichs 80 vom Trenchbodenbereich 30b iststets größer alsoder gleichgroß wieein Abstand HS des Bodenbereichs des Kanals K vom Trenchbodenbereich 30b.
    [0039] ImFolgenden wird anhand der 1 bis 13 dieHerstellung des Trenchtransistors 1 beschrieben.
    [0040] 1 zeigtdas Halbleitermaterial 20 mit der Halbleiteroberfläche 20a bzw.dem Halbleiteroberflächenbereichund der Halbleiterunterseite U. Das Halbleitermaterial 20 istvon der Halbleiteroberfläche 20a ausgesehen n+-dotiert und im Bereich der HalbleiterunterseiteU n++-dotiert. Ein Teil des n+-dotierten Bereichsbildet späterden vierten Dotierungsbereich 90 und der n++-dotierteBereich bildet den weiteren Dotierungsbereich 70.
    [0041] DasHalbleitermaterial 20 wird nun zunächst mittels Ionenimplantationp+-dotiert (2). Für den fertigenTrenchtransistor 1 ergibt sich dadurch der Vorteil, dasseine deutlich höhereBodydotierung innerhalb des Mesagebiets als bisher möglich ist,ohne die Einsatzspannung des Transistors zu beeinflussen. In anderen Wortenkann die Mesaladung bzw. Mesadotierung bei dem fertigen Trenchtransistor 1 unabhängig vonder Kanalladung bzw. Kanaldotierung festgelegt werden. Das Mesagebietkann somit hochdotiert sein, wodurch sich eine Verbesserte Robustheitdes fertigen Trenchtransistors 1 ergibt. Insbesondere kanndie Avalancherobustheit verbessert werden. Bei der Avalancherobustheitwird der Trenchtransistor 1 im Durchbruch betrieben, wodurchein großerLeistungsverlust entsteht. Aufgrund der durch die Erfindung möglichenhohen Dotierung des Mesagebiets und der davon unabhängigen definiertenKanaldotierung kann dabei eine Zerstörung des Bauelements bzw. desTrenchtransistors 1 verhindert werden. Es wird somit keinBipolartransistor gezündet.
    [0042] DasErgebnis der p+-Dotierung ist p+-dotiertesHalbleitermaterial 20, das in 2 dargestelltist.
    [0043] Anschließend wirdder Trench 30 im Halbleitermaterial 20 durch Ätzen ausgebildet.Das heißt,es wird beispielsweise eine Maske verwendet, und der Trench 30 wirdan den Stellen der Maske ausgebildet, die entsprechende Aussparungenaufweisen. Der im Halbleitermaterial 20 ausgebildete Trench 30 weistdie Trenchseitenwände 30w undden Trenchbodenbereich 30b auf.
    [0044] Anschließend wirdeine Dickoxidschicht DOX konform auf der Halbleiteroberfläche 20a,an den Trenchseitenwänden 30w undim Trenchbodenbereich 30b abgeschieden. Das heißt, dieDickoxidschicht DOX deckt die Halbleiteroberfläche 20a, die Trenchseitenwände 30w undden Trenchbodenbereich 30b jeweils mit einer gleich dickenSchicht Isolationsmaterial ab (4).
    [0045] Anschließend wirdder mit der Dickoxidschicht DOX ausgekleidete Trench 30 zumindestteilweise mit einer Füllung 40 auseinem weiteren Halbleitermaterial gefüllt. Hierzu wird eine Schicht 40s desweiteren Halbleitermaterials, z. B. Polysilizium POLY über derHalbleiteranordnung abgeschieden. Das heißt, die Schicht 40s ausPolysilizium POLY bedeckt die mit der Dickoxidschicht DOX abgedeckteHalbleiteroberfläche 20a und füllt denmit der Dickoxidschicht DOX ausgekleideten Trench 30 vollständig aus,wie dies in 5 dargestellt ist.
    [0046] Anschließend wirddie Schicht 40s aus Polysilizium POLY mittels Ätzen zurückgebildet.Die mit der Dickoxidschicht DOX abgedeckte Halbleiteroberfläche 20a wirddabei vollständigvon der Schicht 40s aus Polysilizium POLY befreit. Fernerwird das Ätzensolange durchgeführt,dass Polysilizium POLY den mit der Dickoxidschicht DOX ausgekleidetenTrench 30 nur mehr teilweise füllt. Somit ergibt sich diein 6 gezeigte Füllung 40.Die Füllung 40 füllt denmit der Dickoxidschicht DOX ausgekleideten Trench 30 höchstensteilweise, wodurch ein unterer Trenchbereich 30u und einoberer Trench bereich 30o definiert werden. Im unteren Trenchbereich 30u sinddie Trenchseitenwände 30w undder Trenchbodenbereich 30b mit der Dickoxidschicht DOXausgekleidet, und in diesem ausgekleideten unteren Trenchbereich 30u befindetsich die Füllung 40.Der obere Trenchbereich 30o ist an den entsprechenden Bereichender Trenchseitenwände 30w mitder Dickoxidschicht DOX ausgekleidet, jedoch nicht mit der Füllung 40 ausgefüllt.
    [0047] Imfolgenden Verfahrensschritt (a) wird die Dickoxidschicht DOX aufder Halbleiteroberfläche 20a und imoberen Trenchbereich 30o mittels Ätzen entfernt. Das Ergebnisdes Verfahrensschritts (a) ist in 7 dargestellt.
    [0048] Anschließend wirdin einem weiteren Verfahrensschritt (b) das Halbleitermaterial 20 aufder Halbleiteroberfläche 20a undim oberen Trenchbereich 30o rückgeätzt. In 8 ist dieForm des Halbleitermaterials 20 entlang der Halbleiteroberfläche 20a undim oberen Trenchbereich 30o mit einer gestrichelten Linieund die Form nach dem Rückätzen miteiner durchgezogenen Linie dargestellt. Durch den Ätzvorgangwird auch die Füllung 40 rückgebildet,so dass der oben erwähnteerste Feldelektrodenteil 40o gebildet wird.
    [0049] Beidem Ätzvorgangim Verfahrensschritt (b) wirkt die Dickoxidschicht DOX als Maskeund verhindert das Rückbildendes Halbleitermaterials 20 im unteren Trenchbereich 30u.Das Halbleitermaterial 20 wird beim Ätzen an den Trenchseitenwänden 30w jedochin Richtung des Trenchbodenbereichs 30b um einen Abstand HOrückgebildet.Der Abstand HO ist also der Abstand der oberen Kante bzw. Fläche derDickoxidschicht DOX und einer durch die Ätzung gebildeten Fläche Kw.Die FlächeKw wird im Folgenden auch als Bodenbereich des Kanals K bezeichnet.Die FlächeKw bildet eine Art Stufe im Halb leitermaterial 20. DerBereich zwischen der FlächeKw und der rückgebildetenHalbleiteroberfläche 20a bildetim fertigen Trenchtransistor 1 im Wesentlichen den KanalK.
    [0050] DerBodenbereich Kw des Kanals K hat einen Abstand HS vom Trenchbodenbereich 30b.
    [0051] Anschließend folgtein Verfahrensschritt (c), bei dem die ursprüngliche Form des Halbleitermaterials 20,d. h. die Form vor dem Rückätzen desHalbleitermaterials 20 im Verfahrensschritt (b) wiederhergestellt wird. Hierzu wird neues Halbleitermaterial 20n mitdefinierter Dotierung p an den rückgebildetenTrenchseitenwänden 30w imBereich des oberen Trenchbereichs 30o sowie auf der rückgebildetenHalbleiteroberfläche 20a desHalbleitermaterialbereichs 20 durch Epitaxie aufgebracht.
    [0052] NeuesHalbleitermaterial 20n wird auch auf den ersten Feldelektrodenteil 40o aufgebracht,wodurch das zweite bzw. aufgewachsene Feldelektrodenteil 40n gebildetwird. Das Aufbringen des neuen Halbleitermaterials 20n aufdem ersten Feldelektrodenteil 40o ist nicht zwingend erforderlich.Das heißt,im Verfahrensschritt (c) kann neues Halbleitermaterial 20n mitdefinierter Dotierung p nur an den rückgebildeten Trenchseitenwänden 30b imBereich des oberen Trenchbereichs 30o sowie auf der rückgebildetenHalbleiteroberfläche 20a desHalbleitermaterialsbereichs 20 durch Epitaxie aufgebrachtwerden. In diesem Fall liegt die Oberfläche der Füllung 40 tiefer alsin den Figuren. Insbesondere kann die Oberfläche der Füllung 40 tiefer liegenals die Dickoxidschicht DOX an den Trenchseitenwänden 30w.
    [0053] DasRückbildendes Halbleitermaterials 20 im Verfahrensschritt (b) unddas Wiederaufwachsen des rückgebildetenHalb leitermaterials 20 mit einer definierten und lokalenDotierung p ermöglichtdie Ausbildung des Kanals K des Trenchtransistors mit einer genaudefinierten Dotierung ohne Beeinflussung der sonstigen Dotierungen.Hierdurch kannm, wie oben beschrieben, die Robustheit des Bauelementsbzw. des Trenchtransistors 1 verbessert werden.
    [0054] DerKanalbereich K liegt also an den Trenchseitenwänden 30w im oberenTrenchbereich 30o. Der Bodenbereich Kw des Kanals K hatsomit den gleichen Abstand HS vom Trenchbodenbereich 30b,wie die im Verfahrensschritt (b) ausgebildete Fläche Kw bzw. Stufe (siehe oben).
    [0055] Anschließend erfolgtein Verfahrensschritt (d), bei dem eine Feinjustage durchgeführt wird.Dabei wird die Dickoxidschicht DOX entlang der Trenchseitenwände 30w inRichtung des Trenchbodenbereichs 30b um eine Tiefe HO rückgeätzt. DieTiefe HO ist etwa gleich dem Abstand HO der Oberfläche bzw.oberen Kante der Dickoxidschicht DOX vom Bodenbereich Kw des Kanalsim Verfahrensschritt (b).
    [0056] Eswird also im Verfahrenschritt (d) sichergestellt, dass die Oberfläche derDickoxidschicht DOX auf etwa der gleichen Höhe wie der Bodenbereich Kwdes Kanals liegt. Es haben also der Bodenbereich Kw des Kanals Kund die Oberflächeder Dickoxidschicht DOX im Wesentlichen den gleichen Abstand HSvom Trenchbodenbereich 30b.
    [0057] AufGrund der Rückätzung derDickoxidschicht DOX ragt die Füllung 40 etwas über dieDickoxidschicht DOX heraus. Der herausstehende Bereich der Füllung 40 hatin etwa eine Länge,die dem Abstand HO entspricht. Auf Grund von Schwankungen beim Ätzvorgangkann der herausragende Abschnitt der Füllung 40 jedoch auchetwas größer oderkleiner als der Abstand HO sein. Es ist jedoch im Verfahrensschritt(d) stets sichergestellt, dass die Oberfläche der Dickoxidschicht DOXauf der gleichen Höhewie der Bodenbereich Kw des Kanals K, gemessen vom Trenchbodenbereich 30b,liegt.
    [0058] Umdies in der Praxis besonders einfach zu erreichen, wird die nötige Ätzdaueraus der Ätzdauerim Verfahrensschritt (b) berechnet. Das heißt, im Verfahrensschritt (b)wird das Halbleitermaterial 20 um eine bestimmte Tieferückgebildet,d. h. eine bestimmte Menge pro Flächeneinheit, und die Rückbildungder Dickoxidschicht DOX im Verfahrensschritt (d) erfolgt in Abhängigkeitder bestimmten Tiefe des Verfahrensschrittes (b).
    [0059] Esist auch möglich,die Ätzdauerim Verfahrensschritt (d) anhand von Parametern der Epitaxie im Verfahrensschritt(c) zu bestimmen.
    [0060] Anschließend wirddie Gateoxidschicht GOX zur Isolierung der Gateelektrode G (siehe 11)gebildet. Hierzu wird überdie Halbleiteranordnung eine Gateoxidschicht GOX-S konform abgeschieden.Die Halbleiteranordnung besteht aus dem Halbleitermaterial 20 unddem Trenchtransistor 1. Das heißt, die Gateoxidschicht GOX-Sdeckt die Halbleiteroberfläche 20a abund kleidet den oberen Trenchbereich 30o vollständig aus.Das heißt,im Trench 30 sind im oberen Trenchbereich 30o dieTrenchseitenwände 30w,die Oberfläche derDickoxidschicht DOX und der herausragende Abschnitt der Füllung 40 mitder Gateoxidschicht GOX-S vollständigabgedeckt.
    [0061] Imfolgenden Verfahrensschritt wird die Gatoxidschicht GOX-S auf derHalbleiteroberfläche 20a weggeätzt. 12 zeigtdas Ergebnis nach dem Rückätzen derGateoxidschicht GOX-S auf der Halbleiteroberfläche 20a. Es bleibtnur mehr eine Gateoxid schicht GOX im oberen Trenchbereich 30o übrig, diedie Trenchseitenwände 30w imoberen Trenchbereich 30o, die Oberfläche der Dickoxidschicht DOXsowie die freiliegenden Flächen 40w desherausragenden Teils der Füllung 40 bedeckt.
    [0062] Imfolgenden Verfahrensschritt zur Herstellung des Trenchtransistors 1 wirdnun im oberen ausgekleideten Trenchbereich 30o der GateoxidschichtGOX die weitere Füllung 50 auseinem weiteren Halbleitermaterial ausgebildet. Es kann aber auchdas gleiche Halbleitermaterial wie für die Füllung 40 bzw. dieFeldelektrode F verwendet werden, beispielsweise Polysilizium POLY.Weitere möglicheMaterialien sind beispielsweise Titansilizium TiSi, Wolfram undKupfer Cu.
    [0063] Ineinem weiteren Verfahrensschritt wird nun das Halbleitermaterial 20 vonder Halbleiteroberfläche 20a ausn++-dotiert. Dadurch wird der Dotierungsbereich 60 mitn++-Dotierung in 14 gebildet.Der Dotierungsbereich 60 mit n++-Dotierungkann vorteilhaft als Source S oder beispielsweise zum Anschlussder Source S verwendet werden.
    [0064] Weiterhinwird im an die Unterseite U des Halbleitermaterials 20 angrenzendenBereich ein weiterer Dotierungsbereich 70 mit n+-Dotierung ausgebildet. Hierzu erfolgt eineIonenimplantation auf der Unterseite U des Halbleitermaterials 20.Der weitere Dotierungsbereich 70 mit n+-Dotierungkann vorteilhafterweise als Drain D oder beispielsweise zum Anschlussdes Drainbereichs D bzw. des Drains des Trenchtransistors 1 verwendetwerden.
    [0065] Dieseund weitere Aspekte der Erfindung werden durch folgende Ausführungenweiter erläutert.
    [0066] Für den Einsatzin DC/DC-Wandlern werden Leistungstransistoren mit niedrigem EinschaltwiederstandRon und niedriger Gate-Drain-Kapazität CGD gefordert. Derzeit wird der geringe Einschaltwiderstand durchdas Feldplattenprinzip erreicht. Zum Verringern der Gate-Drain-Kapazität kann dieGateelektrode G in eine Feldelektrode F, die auf Sourcepotenzialoder einem anderen definierten Potenzial liegt und eine GateelektrodeG' mit sehr kleinem Überlappbereichzum Drainbereich ersetzt werden.
    [0067] Beidieser Anordnung muss die Lage der Unterkante U der GateelektrodeG' sehr genau aufdie Lage des Body-Epi-pn-Übergangesangepasst werden: bei zu tiefer Lage von U wird der Gate-Drain-Überlappund damit CGD untolerierbar groß, bei zuflacher Lage von U wird der Kanal nur noch bei VG > Vth bzw.im Extremfall überhauptnicht mehr ausgebildet, so dass Ron insbesonderebei niedrigen VG erhöhtist.
    [0068] Dievorliegende Erfindung löstdas Problem u. a. durch Ausnutzung eines selbstjustierten Verfahrens. Dabeiwird der Kanal nach der Feldplattenätzung über lokale Epitaxie definiert.Damit kann der Gate-Drain-Überlappminimiert werden. Ein zusätzlicherVorteil dieser Lösungist, dass dieses Konzept eine deutlich höhere Bodydotierung innerhalbdes Mesagebietes zulässt,ohne die Einsatzspannung des Transistors zu beeinflussen. Dies kommtder Avalancherobustheit des Bauelements zugute. Der Kanal kann kürzer ausgeführt werden,wodurch eine Reduktion des Ron erreichtwird. Des Weiteren wird der G/S-Überlappdurch die teilweise Entfernung des Poly-S-Stöpselsreduziert.
    [0069] EinAspekt der Erfindung umfasst im Wesentlichen zwei Punkte: (1) selbstjustierter Gate/Drain-Überlapp über lokaleEpitaxie → Minimierungder Gate-Drain-KapazitätCGD, Gate-Source KapazitätCGS; (2) Modifikation bzw. Optimierung des Bodyprofils durch Ausnutzungzweier separater Prozessschritte (Body Implantation vor der Trenchätzung, Kanal über Epitaxie).
    [0070] Prozessflusszur Herstellung des selbstjustierten Gate-Drain-Überlapps: • Body-Implantation(und evtl. Diffusion); • Trenchmit Feldplatte ausbilden; • Nachder Feldplattenätzung – isotropeSi-Rückätzung (dabeiteilweise Entfernung des POLY-S-Stöpsels); • EpitaktischesAufwachsen der Kanaldotierschicht; • Gateoxidation; • Ausbildendes GatePOLY; • Rückätzen desGatePOLY; • Zwischenoxidaufbringen (Interlayer Dielektric – ILD); • Source-Metallisierung.
    [0071] Beieiner weiteren Ausführungsformwird die isotrope Rückätzung weggelassen.Der Vorteil dabei ist, dass im oberen Bereich mehr Platz für die Kontaktierungzur Verfügungsteht als im Stand der Technik und daher ein kleineres Zellrasterrealisiert werden kann. Der geringere Platzbedarf ergibt sich insbesondere,da dass neue Halbleitermaterial, das mittels Epitaxie ausgebildetwird, auf dem bestehenden Gebiet bzw. Material aufwächst.
    [0072] Dieepitaktisch aufgewachsene p-Kanaldotierung ist im Wesentlichen nierigerdotiert als das Bodygebiet, zumindest niedriger als die maximaleBodydotierung direkt neben dem Kanalbereich.
    [0073] DasKanalgebiet reicht tiefer als das Bodygebiet. Würde der Body, das heißt der Bereich,der in 14 mit 81 gekennzeichnetist, unter das Kanalgebiet reichen, so würde die Einsatzspannung ansteigenund es würdesich eine Verschlechterung der Transistorparameter ergeben. Da jedochder Abstand H-80 der unteren Fläche 80u desdritten Dotierungsbereichs vom Trenchbodenbereich größer istals der Abstand HS (siehe 14) ergebensich diese Nachteile nicht.
    1 Trenchtransistor 20 Halbleitermaterial 20a Halbleiteroberfläche, Halbleiteroberflächenbereich 20n aufgewachsenesHL-Material 20u nachunten weisende Seitenflächedes aufgewachsenen Halbleitermaterials 20n an den Trenchseitenwänden 30w 30 Trench,Graben 30b Trenchbodenbereich 30o obererTrenchbereich 30u untererTrenchbereich 30w Trenchseitenwand 40 Füllung 40n zweitesbzw. aufgewachsenes Feldelektrodenteil 40o erstesFeldelektrodenteil 50 weitereFüllung 60 Dotierungsbereichmit n++-Dotierung 70 weitererDotierungsbereich mit n++-Dotierung 80 dritterDotierungsbereich 80u untereFlächedes dritten Dotierungsbereich 80 81 Abstandder unteren Flächedes dritten Dotierungsbereichs 80 vom Oberflächenbereich 20a 90 vierterDotierungsbereich D Drainbzw. Drainbereich des Trenchtransistors 1 DOX Dickoxidschicht,erste Schicht F Feldelektrode FOX FeldplatteG Gateelektrode GOX Gateoxidschicht H-80 Abstandder unteren Fläche 80u desdritten Dotierungsbereichs vom Trenchbodenbereich K Kanalbereich,Kanal Kw BodenbereichKw des Kanals POLY Polysilizium U Halbleiterunterseite
    权利要求:
    Claims (21)
    [1] Verfahren zur Herstellung eines Trenchtransistors(1), – beiwelchem in einem Halbleitermaterial (20) mit einem Halbleiteroberflächenbereich(20a) wenigstens ein Trench (30) ausgebildet wird,wobei die Trenchseitenwände(30w) und der Trenchbodenbereich (30b) jeweils miteiner ersten Schicht (DOX) eines ersten Isolationsmaterials abgedecktoder ausgekleidet werden, – beiwelchem in dem mit der ersten Schicht (DOX) ausgekleideten Trench(30) eine Füllung(40) mit einem Füllmaterial(POLY) ausgebildet wird, die den mit der ersten Schicht (DOX) ausgekleidetenTrench (30) nur teilweise auffüllt und so einen oberen Trenchbereich(30o) und einen unteren Trenchbereich (30u) definiert,wobei im oberen Trenchbereich (30o) die Trenchseitenwände (30w)und im unteren Trenchbereich (30u) die Trenchseitenwände (30w)und der Trenchbodenbereich (30b) mit der ersten Schicht(DOX) ausgekleidet sind und der untere Trenchbereich (30u)mit der Füllung(40) gefülltist, gekennzeichnet durch die folgenden Verfahrensschritte: (a)Rückbildender ersten Schicht (DOX) im oberen Trenchbereich (30o),wobei die Füllung(40) als Maske dient und die Rückbildung der ersten Schicht(DOX) im unteren Trenchbereich (30u) verhindert, so dassdiese dort erhalten bleibt, und (b) Rückbilden des Halbleitermaterials(20) an den Trenchseitenwänden (30w) im oberenTrenchbereich (30o), wobei die erste Schicht (DOX) alsMaske dient und die Rückbildungdes Halbleitermaterials (20) im unteren Trenchbereich (30u)im Wesentlichen voll-ständig verhindert, (c)Ausbilden eines neuen Halbleitermaterials (20n) mit definierterDotierung (p) an den rückgebildetenTrenchseitenwänden(30w) im Bereich des oberen Trenchbereichs (30o),so dass ein Kanalbereich (K) mit definierter Dotierung (p) im Halbleitermaterial(20) gebildet wird, wobei die erste Schicht (DOX) als Maskedient, so dass das neue Halbleitermaterial (20n) mit definierterDotierung (p) an den rückgebildetenTrenchseitenwänden (30w)im oberen Trenchbereich (30o) oder auf der Füllung (40)aufgebracht wird.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet, – dass derKanalbereich (K) in einem Abstand HS vom Trenchbodenbereich (30b)ausgebildet wird und – dassdanach in einem Verfahrensschritt (d) die erste Schicht (DOX) rückgebildetwird, wobei die Füllung(40) als Maske dient, so dass die erste Schicht (DOX) nurentlang der Trenchseitenwände(30w) und in Richtung des Trenchbodenbereichs (30b)derart rückgebildetwird, dass die erste Schicht (DOX) den Trench (30) an den Trenchseitenwänden (30w)nur mehr bis zu einer Höheauskleidet, die in etwa gleich dem Abstand HS des Kanalbereichs(S) vom Trenchbodenbereich (30b) ist.
    [3] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass Halbleitermaterial (20) im Verfahrensschritt(b) an den Trenchseitenwänden(20w) im oberen Trenchbereich (30o) in Richtung zumTrenchbodenbereich (30b) bis etwa zum Abstand HS vom Trenchbodenbereich(30b) rückgebildetwird und so der Abstand HS des Kanalbereichs (K) vom Trenchbodenbereich(30b) definiert wird.
    [4] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, – dassdas Halbleitermaterial (20) im Verfahrensschritt (b) umeine bestimmte Tiefe rückgebildetwird, und – dassdie Rückbildungder ersten Schicht (DOX) im Verfahrensschritt (d) in Abhängigkeitder bestimmten Tiefe des Verfahrensschritts (b) erfolgt.
    [5] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, – dassdas Halbleitermaterial (20) im Verfahrensschritt (b) anden Trenchseitenwänden(30w) im oberen Trenchbereich (30o) in Richtungzum Trenchbodenbereich (30b) gegenüber der Oberfläche derersten Schicht (DOX) um einen Abstand HO rückgebildet wird und – dass dieerste Schicht (DOX) im Verfahrensschritt (d) um etwa den gleichenAbstand HO rückgebildetwird.
    [6] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass im Verfahrensschritt (c) das neue Halbleitermaterial(20n) mit definierter Dotierung (p) so ausgebildet wird,dass dieses im Wesentlichen das im Verfahrensschritt (b) rückgebildeteHalbleitermaterial (20) ersetzt.
    [7] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass im Verfahrensschritt (b) auch die Füllung (40)rückgebildetwird.
    [8] Verfahren nach Patentanspruch 7, dadurch gekennzeichnet,dass im Verfahrensschritt (c) das neue Halbleitermaterial (20n)mit definierter Dotierung (p) auch auf der rückgebildeten Füllung (40)ausgebildet wird.
    [9] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass in dem Halbleitermaterial (20) vorder Ausbildung des wenigstens einen Trenches (30) einedefinierte Dotierung (p+) mittels Implantationausgebildet wird, insbesondere füreinen Bodybereich (B).
    [10] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass die erste Schicht (DOX) eine Dickoxidschichtist, insbesondere aus Siliziumdioxid, die vor dem Verfahrensschritt(a) und nach dem Ausbilden des Trenches (30) konform aufdem Halbleiteroberflächenbereich(20a) an den Trenchseitenwänden (30w) und aufdem Trenchbodenbereich (30b) insbesondere mittels Abscheiden,CVD, PVD, Sputtern, Aufwachsen und/oder Umwandeln eines bestehendenMaterialbereichs ausgebildet wird.
    [11] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass die Füllung(40) gebildet wird durch: – Ausbilden einer Füllschicht(40s), die den mit der ersten Schicht (DOX) ausgekleidetenTrench (30) ausfüllt und/oderdie mit der ersten Schicht (DOX) abgedeckte Halbleiteroberfläche (20a),und – Rückbildender Füllschicht(40s) derart, dass die Füllschicht (40s) aufder mit der ersten Schicht (DOX) abgedeckten Halbleiteroberfläche (20a)vollständigentfernt wird und der mit der ersten Schicht (DOX) ausgekleidetenTrench (30) nur teilweise gefüllt bleibt.
    [12] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass das Rückbildenim Verfahrensschritt (a), im Verfahrensschritt (b) und im Verfahrensschritt(d) mittels Ätzen,insbesondere nasschemisch oder mittels Plasma, erfolgt.
    [13] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass das neue Halbleitermaterial (20n)mit definierter Dotierung (p) im Verfahrensschritt (c) mittels Epitaxieausgebildet wird, wobei insbesondere eine Fixzeit zur Steuerungder Epitaxie verwendet wird.
    [14] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass nach dem Verfahrensschritt (d) an denTrenchseitenwänden(30w) im oberen Trenchbereich (30o), auf der erstenSchicht (DOX) und/oder entlang der freiliegenden Flächen (40w)der Füllung(40) eine Isolationschicht (GOX) ausgebildet wird, insbesonderedurch: – konformesAbscheiden einer Isolationsschicht eines Isolationsmaterials über derHalbleiteroberfläche(20a), an den Trenchseitenwänden (30w) im oberenTrenchbereich (30o) auf der ersten Schicht (DOX) und entlang derfreiliegenden Flächen(40w) der Füllung(40) und – Rückätzen derIsolationsschicht auf der Halbleiteroberfläche (20a).
    [15] Verfahren nach Anspruch 14, dadurch gekennzeichnet,dass nach dem Ausbilden der Isolationsschicht (GOX) eine weitereFüllung(50), insbesondere aus einem Halbleiter material, ausgebildetwird, die den oberen Trenchbereich (30o) im Wesentlichenausfüllt,insbesondere zum Ausbilden einer Gateelektrode (G) des Trenchtransistors(1).
    [16] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass im Halbleitermaterial (20) ein vomOberflächenbereich(20a) in das Halbleitermaterial (20) hineinragenderDotierungsbereich (60) ausgebildet wird, insbesondere durchImplantation mit einer zweiten definierten Dotierung (n++),insbesondere zum Ausbilden oder zum Anschluss eines Sourcebereichs(S).
    [17] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass im Halbleitermaterial (20) ein vonder Unterseite (U) des Halbleitermaterials (20) in dasHalbleitermaterial hineinragender weiterer Dotierungsbereich (70)mit einer dritten definierten Dotierung (n+)ausgebildet wird, insbesondere zum Ausbilden oder zum Anschlusseines Drainbereichs (D) des Trenchtransistors (1).
    [18] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass der Trenchtransistor (1) als ein p-Kanaltransistorausgebildet wird und im Verfahrensschritt (c) Siliziumgermaniumals Halbleitermaterial mit definierter Dotierung (p) verwendet wird.
    [19] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass der Trenchtransistor (1) als ein p-Kanaltransistorausgebildet wird und im Verfahrensschritt (c) verspann tes Siliziumals Halbleitermaterial (20) mit definierter Dotierung (p)verwendet wird.
    [20] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, – dassdie Füllung(40) als Feldelektrode (F), – die erste Schicht (DOX) alsFeldplatte, – dieweitere Füllung(50) als Gateelektrode (G) und/oder – die Isolationsschicht(GOX) als Gateoxidschicht des Trenchtransistors (1) ausgebildetwerden.
    [21] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass durch den Kanalbereich die Einsatzspannungdes Trenchtransistors unabhängigvon dessen Durchbruchspannung eingestellt wird, insbesondere inselbstjustierender Art und Weise.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9893168B2|2018-02-13|Split gate semiconductor device with curved gate oxide profile
    US20160118477A1|2016-04-28|Method of production of field-effect transistor with local source/drain insulation
    US10008598B2|2018-06-26|Top drain LDMOS
    US20200119185A1|2020-04-16|Mos device with island region
    US7898031B2|2011-03-01|Semiconductor device with tapered trenches and impurity concentration gradients
    US8198677B2|2012-06-12|Trench-gate LDMOS structures
    US8354711B2|2013-01-15|Power MOSFET and its edge termination
    US8466025B2|2013-06-18|Semiconductor device structures and related processes
    US5981996A|1999-11-09|Vertical trench misfet and method of manufacturing the same
    EP1468439B1|2009-12-09|Verfahren zur herstellung einer hochspannungs-halbleiteranordnung mit einem spannungsaufrechterhaltungsbereich
    KR100903448B1|2009-06-18|트렌치-게이트 반도체 디바이스 및 이의 제조 방법
    KR100904378B1|2009-06-25|전력용 모스 디바이스
    US8643092B2|2014-02-04|Shielded trench MOSFET with multiple trenched floating gates as termination
    US7553740B2|2009-06-30|Structure and method for forming a minimum pitch trench-gate FET with heavy body region
    US9564516B2|2017-02-07|Method of making integrated MOSFET-schottky diode device with reduced source and body kelvin contact impedance and breakdown voltage
    US6246091B1|2001-06-12|Lateral MOSFET having a barrier between the source/drain regions and the channel
    KR101296922B1|2013-08-14|전하 균형 전계 효과 트랜지스터
    TWI409950B|2013-09-21|自我校準之溝槽金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）及其製造方法
    US6949432B2|2005-09-27|Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
    JP5075823B2|2012-11-21|シールドゲート電界効果トランジスタにおけるインターポリ絶縁膜の構造および製造方法。
    EP1266407B1|2011-07-13|DMOS-Feldeffekttransistor mit Graben-Gate und Verfahren zu dessen Herstellung
    TWI580052B|2017-04-21|具有豎直電荷補償結構和次級表面連接層的半導體裝置以及方法
    TWI396285B|2013-05-11|具有下表面溝道電荷補償區域的半導體裝置及方法
    EP0580452B1|1997-04-09|Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
    US6921699B2|2005-07-26|Method for manufacturing a semiconductor device with a trench termination
    同族专利:
    公开号 | 公开日
    DE102004024661B4|2006-04-13|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-15| OP8| Request for examination as to paragraph 44 patent law|
    2006-10-05| 8364| No opposition during term of opposition|
    2019-12-03| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004024661A|DE102004024661B4|2004-05-18|2004-05-18|Verfahren zur Herstellung eines Trenchtransistors|DE102004024661A| DE102004024661B4|2004-05-18|2004-05-18|Verfahren zur Herstellung eines Trenchtransistors|
    [返回顶部]